自动驾驶主控芯片全流程验证
为国内领先智能驾驶方案商完成 L4 级主控 SoC 的验证策略、UVM 平台搭建与 FPGA 原型验证,支撑芯片一次流片成功并按时进入整车 SOP。
根植临港,服务全球。以工程化方法与先进工艺经验,陪伴每一颗芯片从想法走向量产。
我们相信,优秀的芯片设计是严谨工程与深度创新的交汇。
芯成芯数字技术(上海)有限公司坐落于中国(上海)自由贸易试验区临港新片区。核心团队来自一线芯片设计企业,累计交付百余个流片项目,覆盖人工智能、汽车电子、物联网与高性能互联等前沿领域。
从架构探索、RTL 实现到物理签核与量产导入,我们以客户价值为导向,提供可审计、可复用的全流程研发支撑,帮助产品团队把复杂度留在设计阶段,把确定性交付到硅片上。
覆盖数字芯片设计全链条的能力矩阵,按需组合,灵活交付。
从需求梳理、微架构定义到多核 SoC 集成,为 AI 与边缘计算构建高能效计算核心。
→PCIe、DDR、SerDes、MIPI 等关键接口 IP 与子系统验证,帮助团队显著缩短研发与收敛周期。
→基于 UVM 与形式化方法的验证全流程:测试平台搭建、覆盖率签核与回归管理,护航一次流片成功。
→大规模多 FPGA 原型平台,支持固件提前开发、性能评估与系统级软硬件联调。
→综合、布局布线、时序与低功耗实现,以先进工艺经验稳健收敛,交付可制造的高质量 GDSII。
→流片项目管理、封测协同与量产良率分析,覆盖从工程片到规模量产的完整链条。
→阶段透明、节点可控,每个关键里程碑都有明确交付物与评审机制。
需求分析、架构选型与性能建模,输出可执行的产品规格书与规划方案。
模块级到系统级验证闭环,覆盖率驱动的签核与门级仿真把关。
综合、布局布线、时序收敛与物理验证,输出满足良率要求的 GDSII。
流片工程管理、ATE 测试开发与量产良率分析,全程陪跑至稳定出货。
与产业伙伴并肩,在真实而严苛的场景中验证每一行设计。
为国内领先智能驾驶方案商完成 L4 级主控 SoC 的验证策略、UVM 平台搭建与 FPGA 原型验证,支撑芯片一次流片成功并按时进入整车 SOP。
与头部 AIoT 企业联合定义多核异构边缘 SoC,交付从微架构、接口 IP 到软件工具链的完整方案,整机功耗下降约 40%,支持端侧大模型高效推理。
为一线汽车电子 Tier-1 提供车载以太网交换芯片的后端物理设计服务,在先进节点完成时序收敛、DFT 规划与量产导入,稳定通过 AEC-Q100 认证节点。
* 基于行业通用场景整理,具体合作细节欢迎垂询。